书目详细信息
： System Verilog硬件设计:RTL设计和验证
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-03-078383-7:CNY78.00 |
|---|---|
| 作品语种： | chi eng |
| 出版国别： | CN 110000 |
| 题名责任者项： | System Verilog硬件设计/.(印) 瓦伊巴夫·塔拉特著/.孙健, 魏东译 |
| 出版发行项： | 北京:,科学出版社:,2024.4 |
| 载体形态项： | xiv, 268页:;+图:;+26cm |
| 丛编项： | 数字IC设计工程师丛书 |
| 相关题名附注： | 英文题名原文取自版权页 |
| 提要文摘： | 本书侧重于使用SystemVerilog编写高效的RTL代码, 通过大量示例代码展示如何使用SystemVerilog进行硬件设计和验证。全书共分15章, 内容包括SystemVerilog的常量和数据类型、SystemVerilog的硬件描述、SystemVerilog中的面向对象编程、SystemVerilog增强特性、SystemVerilog中的组合逻辑设计、SystemVerilog中的时序逻辑设计、RTL设计和综合指南、复杂设计的RTL设计和策略、有限状态机、SystemVerilog中的端口和接口、验证结构、验证技术和自动化、高级验证结构、验证案例等。 |
| 题名主题： | 硬件描述语言 程序设计 |
| 索书号： | TP312/T13 |
| 中图分类： | TP312 |
| 个人名称等同： | 塔拉特 著 |
| 个人名称次要： | 孙健 译 |
| 个人名称次要： | 魏东 译 |
| 记录来源： | CN 上海新华 20231229 |